ELECTRONICA DIGITAL III

ARM - Cortex M3

Advanced RISC Machines

Systick

1.10 Block diagram




Peripherals
IRQs
I/O pins
IRQs
NVIC
Processor
Core
System
Exceptions
SysTick IRQ
System Timer
ARM Cortex-M
Microcontroller

SIYSTICK: TEMPORISADOR DEL SISTEMA

- **GENERA UN INTERRUPCION CADA UN INTERVALO DE TIEMPO FIJO**



el temporizador del sistema puede medir el tiempo transcurrido.

Por ejemplo, el software puede usar el temporizador del sistema para implementar una función de retraso de tiempo.

podemos ejecutar algunas tareas específicas periódicamente.

leer entradas externas con un intervalo regular de tiempo.

los sistemas operativos dependen del temporizador del sistema para implementar el programador de la CPU.

selecciona un nuevo proceso de la cola lista para ejecutar a continuación.

El controlador de interrupción vectorial anidado (NVIC) monitorea y maneja todas las solicitudes de interrupción

Para las interrupciones de SysTick, NVIC obliga al núcleo a ejecutarse, la rutina de servicio de interrupción

llamado SysTick_Handler ()

```
void SysTick_Handler(void){
  ...
}
```

DIAGRA DE BLOQUES CONCEPTUAL





SysTick Interrupt Time Period = (SysTick_LOAD + 1) × Clock Period = 7 × Clock Period

$$\text{SysTick Interrupt Time Period} = (\text{SysTick_LOAD} + 1) \times \text{Clock Period} = 7 \times \text{Clock Period}$$

Calculating Reload Value

- Suppose clock source = 80MHz
- Goal: SysTick Interval = 10ms
- What is RELOAD value?

$$Reload = \frac{10\,ms}{Clock\ Period} - 1$$

$$= 10ms \times Clock\ Frequency\ - 1$$

$$= 10ms \times 80MHz - 1$$

$$= 10 \times 10^{-3} \times 80 \times 10^{6} - 1$$

$$= 800000 - 1$$

$$= 799999$$



REGISTROS ST


23
0
RELOAD Value
Copy
REF CLK
AHB CLK
0
1
23
0
COUNTER
==0
Set COUNTFLAG==1
ENABLE
CLKSOURCE
31
17 16 15
2 1 0
SysTick_CTRL
Reserved
Reserved
TICKINT
COUNTFLAG
SysTick Interrupt


Reload Value
copy
External clock
AHB Clock
/8
0
1
Processor clock
AND
Counter
24-bit down counter
Is it zero?
Yes
Set COUNTFLAG to 1
Clock Source
ENABLE
31
17
16
15
2
1
0
SysTick control and status register (SysTick_CTRL)
Reserved
Reserved
TICKINT
COUNTFLAG
AND
SysTick Interrupt


Reload Value
copy
Counter
24-bit down counter
Is it zero?
Yes
Set COUNTFLAG to 1
SysTick control and status register (SysTick_CTRL)
31
17
16
15
2
1
0
Reserved
Reserved
COUNTFLAG
Clock Source
TICKINT
ENABLE

SYSTIC_CTRL : **REFISTRO DE CONTROL Y STATUS**



bit 1

TICKINT: Indica si contar hasta 0 hace que el estado de la excepción SysTick cambie a pendiente.

1 = contar hasta 0 cambia el estado de la excepción SysTick a pendiente
0 = contar hasta 0 no afecta el estado de excepción de SysTick

Cambiar el valor del contador a 0 escribiendo cero en el registro SysTick Current Value (SysTick_VAL) en 0 nunca cambia el estado de la excepción SysTick.

bit 0

ENABLE: Indica el estado habilitado del contador SysTick.

1 = el contador está funcionando
0 = el contador está deshabilitado

bit 16

COUNTFLAG: Indica si el contador ha contado a 0 desde la última lectura de este registro.

1 = el temporizador ha contado a 0
0 = el temporizador no ha contado a 0

COUNTFLAG se establece en 1 mediante una transición de recuento de 1 a 0.
COUNTFLAG se borra a 0 por una lectura de este registro y por cualquier escritura en el registro de Valor actual.

bit 2

CLKSOURCE: indica la fuente de reloj SysTick.

1 = SysTick usa el reloj del procesador
0 = SysTick usa el reloj de referencia externo opcional

Si no se proporciona un reloj de referencia, este bit se lee como uno e ignora las escrituras.

SysTick_LOAD: **es un registro de valor de contador (re) de carga. Esto proporciona el valor de ajuste para el contador.**

RELOAD: El valor de 24 bits para (re) cargar en el registro de valor actual (SysTick_VAL) cuando el contador llega a 0.

SysTick_VAL: **es el registro del valor actual del contador.**

CORRIENTE: valor del contador actual. Este es el valor del contador en el momento en que se muestrea.

SysTick_CALIBRACION

El registro STCALIB contiene un valor que es inicializado por el código de arranque, con un valor de fábrica.
Este valor programado es apropiado para generar una interrupción cada 10 milisegundos, si el temporizador de tic del sistema tiene una frecuencia de 100 MHz. Este es principal uso previsto para el temporizador de tic del sistema por ARM. Si bien se puede utilizarse para generar interrupciones en otras frecuencias, seleccionando el valor de recarga correcta



NOREF: indica si se proporciona un reloj de referencia DEFINIDO POR IMPLEMENTACIÓN.

1 = el reloj de referencia no está implementado

0 = se implementa el reloj de referencia

SKEW: Indica si el valor de calibración de 10 ms es exacto.

El valor de calibración 1 = 10ms es inexacto, debido a la frecuencia del reloj

0 = 10 ms El valor de calibración es exacto

TENMS: Opcionalmente, contiene un valor de recarga que se utilizará para la temporización de 10 ms (100 Hz), sujeto a errores de sesgo del reloj del sistema. Si este campo es cero, el valor de calibración no se conoce.

DIRECCIONES

0XE000 E014

SysTick_LOAD

0XE000 E01C

SysTick_CALIB



0XE000 E010

SysTick_CTRL

0XE000 E018

SysTick_VAL

VEAMOS EL MANUAL

Sus principales características son:

-Temporización por defecto de 10 milisegundos.

-Vector de excepción.

-Capacidad de 24 bits, cuenta en forma regresiva e interrumpe al llegar a cero.

-Valor calibrado de fábrica a 100 Mhz para demoras de 10mS.

- Fuente de clock seleccionable: CCLK (interna por default) ó STCLK (pin externo. P3.26. Pin 26 en LQFP100, seleccionable en PINSEL7).

Los registros de este módulo son:

System Tick Timer register map

Name	Description	Access	Reset value[1]	Address
STCTRL	System Timer Control and status register	R/W	0x4	0xE000 E010
STRELOAD	System Timer Reload value register	R/W	0	0xE000 E014
STCURR	System Timer Current value register	R/W	0	0xE000 E018
STCALIB	System Timer Calibration value register	R/W	0x000F 423F	0xE000 E01C

[1] Reset Value reflects the data stored in used bits only. It does not include content of reserved bits.



System Tick Timer block diagram

CMSIS
COMPLIANT
ARM® Cortex™ Microcontroller
Software Interface Standard

- CMSIS: Cortex Microcontroller Software Interface Standard
- Fruto de la coordinación entre ARM, fabricantes, desarrolladores de entornos, desarrolladores de bibliotecas, ...
- Pretende establecer abstracción del hardware común a todos los fabricantes de procesadores ARM Cortex-M


APLICACIÓN
Usuario
Proveedor del RTOS
Fabricante del micro
Proveedor del IDE
CMSIS-DSP
CMSIS-RTOS
CMSIS
Cortex-M4
RTOS
Definiciones
Debugger
CMSIS-CORE
Funciones
SIMD
Definiciones
CMSIS-SVD
Microcontrolador
CPU Cortex-M
System Control Space
Periféricos


SISD
SIMD
Instructions
Data
Results

Single Instruction Single Data



One Instruction per data value

Single Instruction Multi Data



SIMD → Single Instruction Multiple Data



Transformación de diseño de datos para una longitud de vector SIMD de 4

SVD → System View Description

CMSIS-SVD formaliza la descripción de la vista del programador para el sistema contenido en los microcontroladores basados en procesadores ARM Cortex-M, en particular los registros mapeados en memoria de los periféricos. El detalle contenido en las descripciones de la vista del sistema es comparable a lo que se encuentra en los manuales de referencia de dispositivos publicados por los proveedores de silicio. La información varía desde una descripción funcional de alto nivel de un periférico hasta la definición y el propósito de un campo de bits individual en un registro mapeado en memoria. Los archivos CMSIS-SVD son desarrollados y mantenidos por los proveedores de silicio. Los proveedores de silicio administran sus descripciones en una base de datos de dispositivos central basada en la web y los archivos CMSIS-SVD se pueden descargar a través de una interfaz web pública una vez que el proveedor de silicio los ha publicado. Los proveedores de herramientas utilizan estas descripciones para proporcionar vistas de depuración específicas del dispositivo de los periféricos en su depurador. Por último, pero no menos importante, los archivos de encabezado de dispositivo compatibles con CMSIS se generan a partir de archivos CMSIS-SVD.

Inicialización de SysTick

Como los registros Reload y Current Value no están definidos en el reinicio, el código de configuración de SysTick debe escribirse en una secuencia determinada:

Deshabilitar el módulo SysTick
Programe el Registro de recarga
Borrar el registro de valor actual
Habilite el Módulo SysTick

El siguiente ejemplo inicializa el Módulo SysTick para generar solicitudes de interrupción cada milisegundo, dado un Reloj de CPU de 1 MHz:

NVIC: interrupciones

- Configurar interrupción en el periférico
- Habilitar en el NVIC
  - `NVIC_EnableIRQ(IRQn);`

```
// Configure SysTick to trigger every millisecond using the CPU Clock
SysTick->CTRL = 0;                          // Disable the SysTick
                                                Module
SysTick->LOAD = 999UL;                      // Set the Reload Register for
                                                1mS interrupts
NVIC_SetPriority(SysTick_IRQn, 3);          // Set the interrupt priority to
                                                least urgency
SysTick->VAL = 0;                           // Clear the Current Value
                                                register
SysTick->CTRL = 0x00000007;                 // Enable SysTick, Enable
                                                SysTick Exceptions, Use
                                                CPU Clock
NVIC_EnableIRQ(SysTick_IRQn);               // Enable the SysTick
                                                Interrupt (Global)
```


GW INSTEK
0.000s
Trig'd
Save
Save Image
Ink Saver
Off
Destination
USB
Save
File Utilities
Systick Interrupt generated every ms
1 = 1V
2 = 50mV
M 1ms
T CH1 EDGE DC
f 500.025Hz

Tipos de Excepciones en Cortex M3

No.	Exception Type	Priority	Type of Priority	Descriptions
1	Reset	-3 (Highest)	fixed	Reset
2	NMI	-2	fixed	Non-Maskable Interrupt
3	Hard Fault	-1	fixed	Default fault if other handler not implemented
4	MemManage Fault	0	settable	MPU violation or access to illegal locations
5	Bus Fault	1	settable	Fault if AHB interface receives error
6	Usage Fault	2	settable	Exceptions due to program errors
7-10	Reserved	NA	NA	
11	SVCall	3	settable	System Service Call
12	Debug Monitor	4	settable	Breakpoints, watch points, external debug
13	Reserved	NA	NA	
14	PendSV	5	settable	Pendable request for System Device
15	SYSTICK	6	settable	System Tick Timer
16	Interrupt#0	7	settable	External Interrupt #0
------	------	----	settable	----------
256	Interrupt#239	247	settable	External Interrupt #240

Tabla de Vectores

Address	Vector
0x00	Initial Main SP
0X04	Reset
0x08	NMI
0X0C	Hard Fault
0x10	Memory Manage
0x14	Bus Fault
0x18	Usage Fault
0x1C – 0x28	Reserved
0x2C	SVCall
0x30	Debug Monitor
0x34	Reserved
[illegible]	PendSV
0x3C	Systick
[illegible]	IRQ0
———	More IRQs

FUNCIONES DE CMSIS

GPIO Public Functions

Functions

+void	**GPIO_SetDir** (uint8_t portNum, uint32_t bitValue, uint8_t dir) Set Direction for GPIO port.
+void	**GPIO_SetValue** (uint8_t portNum, uint32_t bitValue) Set Value for bits that have output direction on GPIO port.
+void	**GPIO_ClearValue** (uint8_t portNum, uint32_t bitValue) Clear Value for bits that have output direction on GPIO port.
+uint32_t	**GPIO_ReadValue** (uint8_t portNum) Read Current state on port pin that have input direction of GPIO.
void	**GPIO_IntCmd** (uint8_t portNum, uint32_t bitValue, uint8_t edgeState) Enable GPIO interrupt (just used for P0.0-P0.30, P2.0-P2.13).

Las funciones de driver de NXP compatible CMSIS son:

SYSTICK Public Functions
[SYSTICK]

Functions

void	**SYSTICK_InternalInit** (uint32_t time) Initial System Tick with using internal CPU clock source.
void	**SYSTICK_ExternalInit** (uint32_t freq, uint32_t time) Initial System Tick with using external clock source.
void	**SYSTICK_Cmd** (**FunctionalState** NewState) Enable/disable System Tick counter.
void	**SYSTICK_IntCmd** (**FunctionalState** NewState) Enable/disable System Tick interrupt.
uint32_t	**SYSTICK_GetCurrentValue** (void) Get current value of System Tick counter.
void	**SYSTICK_ClearCounterFlag** (void) Clear Counter flag.

RELOJ

1.10 Block diagram




X32Kin
X32Kout
XtalIn
XtalOut
RST
clock generation,
power control,
and other
system functions
CLK
OUT
clocks
and
controls
internal
power
voltage regulator
Vdd

Características de los tres distintos relojes

1. **Oscilador RC interno (IRC) (Default)**
   - Fuente de reloj para el watchdog y/o el reloj que excita al PLL y subsecuentemente a la CPU.
   - La frecuencia normal del IRC es de 4 MHz con una exactitud de ±1% en todo el entorno de temperatura y tensión
2. **Oscilador Principal**
   - Fuente de reloj de la CPU usando o no el PLL
   - El oscilador principal también provee la fuente de reloj para el PLL dedicado del USB.
   - Opera a frecuencias desde 1 MHz a 25 MHz
3. **Oscilador del RTC**
   - Fuente de reloj para el bloque del RTC, el PLL principal y subsecuentemente la CPU
   - Clock de 1 Hz al RTC

Características detalladas de los distintos relojes (1/2)

PLL Principal (PLL0)

- Frecuencia de entrada en el rango de 32 kHz a 25 MHz
- Puede utilizar el oscilador principal, el oscilador RC interno o el oscilador del RTC
- Frecuencia de salida: de 10 MHz a la máxima de la CPU

PLL Secundario (PLL1)

- Dedicado a proveer el reloj con la precisión requerida por la interfaz USB. Agrega flexibilidad al PLL Principal. Recibe el PLL0 y genera 48 MHz para USB

Registro(s) de selección del Reloj de Periféricos

- Utilizados para controlar la señal de reloj que será utilizada para los periféricos individualmente
- Cada periférico tiene sus ajuste individual de reloj y que puede ser llevado a ser igual al de la CPU o puede ser dividido desde la misma

Ampliación del funcionamiento



Ampliación del funcionamiento




USB PLL settings
(PLL1...)
USB PLL
select
(PLL1CON)
USB PLL
(PLL1)
usb_clk
USB
Clock
Divider
main PLL
settings
(PLL0...)
CPU PLL
select
(PLL0CON)
USB clock divider setting
USBCLKCFG[3:0]
osc_clk
rtc_clk
irc_osc
sysclk
Main PLL
(PLL0)
pllclk
CPU
Clock
Divider
cclk
system clock select
CLKSRCSEL[1:0]
CPU clock divider setting
CCLKCFG[7:0]
pclk1
pclk2
pclk4
pclk8
Peripheral
Clock
Divider
watchdog clock select
WDCLKSEL[1:0]
wd_clk
PCLK_WDT



Fig 6. LPC17xx clocking generation block diagram

gracias
merci
obrigado
danke
teşekkür ederim
thank you
sagolun
sukriya
taiku
hvala
arigatō
terima kasih
mochchakkeram
dziękuję
ngiyabonga
bedankt
go raibh maith agat
dank je
tapadh leat
takk
kop khun krap
grazie
mauruuru
dakujem
mamnun
tack
sobodi
dankon
dhanyavadagalu
merce
gràcies
kia ora
murakoze
xièxie
sulpáy
kam sah hamnida
dankie
diolch
akun
nandri
gràcie
barka
blagodaram
dhanyavad
didi madloba
mèsi
misaotra
obrigada
kiitos
enkosi
vinaka
dekuji
asante
grazzi
gratias ago
welalin
spas
rahmat
aciù
mahalo
tau
tenki
bayarlalaa
matondo
manana
nanni
paldies
trugarez
chnorakaloutioun
meisi
koszoonom